Diferencia entre revisiones de «Sol 6»

De Wiki de Sistemas Operativos
Saltar a: navegación, buscar
m
 
(No se muestran 13 ediciones intermedias de 5 usuarios)
Línea 1: Línea 1:
La lista de paginas a la que se acceden son las siguientes :  
+
Solución:
 +
                              nº fallos de página    6
 +
  Tasa de fallos de página = --------------------- = ---- = 0,4615
 +
                              nº accesos a páginas    13
 +
 
 +
La lista de páginas a la que se acceden son las siguientes:  
 
''' 2(R)--2(W)--3(R)--1(R)--1(W)--3(R)--4(W)--5(R)--1(R)--1(W)--2(R)--3(W)--4(R)'''
 
''' 2(R)--2(W)--3(R)--1(R)--1(W)--3(R)--4(W)--5(R)--1(R)--1(W)--2(R)--3(W)--4(R)'''
  
El bit R se pone a 0 cada 4 accesos
+
'''Criterio NRU (Not Recently Used)''': Ofrece dos bits para cada página:
                              ___1__ __ 2__ __3___ __4___
+
* Bit R: Se pone a 1 si la página ha sido usada (tanto para lectura como para escritura).
                  1º Acceso  |      |      |      |      |
+
* Bit M: Se pone a 1 si la página es modificada (escritura).
                  Acceso a:   |  2  |      |      |      | Nª de fallos: 1
+
En resumen, el bit R se pondrá a 1 ante cualquier tipo de acceso, y el bit M se pondrá a 1 sólo ante eventos de escritura.
                  Pagina 2  |R=1M=0|R=0M=0|R=0M=0|R=0M=0|
+
Para seleccionar la página víctima iteramos sobre los marcos cargados en memoria (comenzando por el primero de ellos) buscando el que cumpla lo siguiente, en este orden:
                              |______|______|______|______|
+
* R=0, M=0
                  2º Acceso  |      |      |      |      |
+
* R=0, M=1
                  Acceso a:   |  2  |      |      |      | Nª de fallos: 1
+
* R=1, M=0
                  Pagina 2  |R=1M=1|R=0M=0|R=0M=0|R=0M=0|
+
* R=1, M=1
                              |______|______|______|______|
 
                  3º Acceso  |      |      |      |      |
 
                  Acceso a:  |  2  |  3  |      |      | Nª de fallos: 2
 
                  Pagina 3  |R=1M=1|R=1M=0|R=0M=0|R=0M=0|
 
                              |______|______|______|______|
 
                  4º Acceso  |      |      |      |      |
 
                  Acceso a:   |  2  |  3  |  1  |      | Nª de fallos: 3
 
                  Pagina 1  |R=1M=1|R=1M=0|R=1M=0|R=0M=0|
 
                              |______|______|______|______|<------------------- EL BIT R SE PONE A 0
 
                  5º Acceso  |      |      |      |      |
 
                  Acceso a:  |  2  |  3  |  1   |      | Nª de fallos: 3
 
                  Pagina 1  |R=0M=1|R=0M=0|R=1M=1|R=0M=0|
 
                              |______|______|______|______|
 
                  6º Acceso  |      |      |      |      |
 
                  Acceso a:  |  2  |  3  |  1   |      | Nª de fallos: 3
 
                  Pagina 3  |R=0M=1|R=1M=0|R=1M=1|R=0M=0|
 
                              |______|______|______|______|
 
                  7º Acceso  |      |      |      |      |
 
                  Acceso a:  |  2  |  3  |  1   |  4  | Nª de fallos: 4
 
                  Pagina 4  |R=0M=1|R=1M=0|R=1M=1|R=1M=1|
 
                              |______|______|______|______|
 
                  8º Acceso  |      |      |      |      |
 
                  Acceso a:  |  5  |  3  |  1  |  4  | Nª de fallos: 5
 
                  Pagina 5  |R=1M=0|R=1M=0|R=1M=1|R=1M=1|
 
                              |______|______|______|______|<------------------- EL BIT R SE PONE A 0
 
                  9º Acceso  |      |      |      |      |
 
                  Acceso a:  |  5  |  3  |  1  |  4  | Nª de fallos: 5
 
                  Pagina 1  |R=0M=0|R=0M=0|R=1M=1|R=0M=1|
 
                              |______|______|______|______|
 
                10º Acceso  |      |      |      |      |
 
                  Acceso a:  |  5  |  3  |  1   |  4  | Nª de fallos: 5
 
                  Pagina 1  |R=0M=0|R=0M=0|R=1M=1|R=0M=1|
 
                              |______|______|______|______|
 
                11º Acceso  |      |      |      |      |
 
                  Acceso a:  |  2  |  3  |  1  |  4  | Nª de fallos: 6
 
                  Pagina 2  |R=1M=0|R=0M=0|R=1M=1|R=0M=1|
 
                              |______|______|______|______|
 
                12º Acceso  |      |      |      |      |
 
                  Acceso a:  |  2  |  3  |  1  |  4  | Nª de fallos: 6
 
                  Pagina 3  |R=1M=0|R=1M=1|R=1M=1|R=0M=1|
 
                              |______|______|______|______|<------------------- EL BIT R SE PONE A 0
 
                13º Acceso  |      |      |      |      |
 
                  Acceso a:  |  2  |  3  |  1  |  4  | Nª de fallos: 6
 
                  Pagina 4  |R=0M=0|R=0M=1|R=0M=1|R=1M=1|
 
                              |______|______|______|______|
 
  
--[[Usuario:Fcoramlop|Fcoramlop]] 22:17 4 jun 2011 (UTC)
+
Periódicamente se pone a cero el bit R.
--[[Usuario:Rafvermor|Rafvermor]] modificado 17:53 21 dic 2011 (UTC)
+
 
                       6
+
                    Acceso                          Fallo
   tasa fallos pág = ---- = 0,4615
+
                      a    Marco Marco Marco Marco  de
                    13
+
                    página  1    2    3    4    página    Tiempo
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  2  |    |    |    |        |     
 +
                      2(R) | R=1 |    |    |    |  x    |   1
 +
                          | M=0 |    |    |    |        |
 +
                          +-----+-----+-----+-----+--------+              Puesta a cero (R) cada 4 acceso.
 +
                          |  =  |    |    |    |        |   
 +
                      2(W) | R=1 |    |    |    |        |    2
 +
                          | M=1 |    |    |    |        |
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  =  | 3  |    |    |        |   
 +
                      3(R) | R=1 | R=1 |    |    |  x    |    3
 +
                          | M=1 | M=0 |    |    |        |
 +
                          +-----+-----+-----+-----+--------+          +-------------+
 +
                          |  =  |  =  |  1  |    |        |          | El bit R se |
 +
                       1(R) | R=1 | R=1 | R=1 |    |  x    |    4  <--| pone a 0    |
 +
                          | M=1 | M=0 | M=0 |    |        |          +-------------+
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  =  |  =  |  =  |    |        |   
 +
                      1(W) | R=0 | R=0 | R=1 |    |        |    5
 +
                          | M=1 | M=0 | M=1 |    |        |
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  =  |  =  |  =  |    |        |   
 +
                      3(R) | R=0 | R=1 | R=1 |    |        |    6
 +
                          | M=1 | M=0 | M=1 |    |        |
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  =  |  =  |  =  |  4  |        |
 +
                      4(W) | R=0 | R=1 | R=1 | R=1 |  x    |    7
 +
                          | M=1 | M=0 | M=1 | M=1 |        |
 +
                          +-----+-----+-----+-----+--------+          +-------------+
 +
                          |  5  |  =  |  =  |  =  |        |          | El bit R se |
 +
                      5(R) | R=1 | R=1 | R=1 | R=1 |   x    |    8  <--| pone a 0    |
 +
                          | M=0 | M=0 | M=1 | M=1 |        |          +-------------+
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  =  |  =  |  =  |  =  |        |   
 +
                      1(R) | R=0 | R=0 | R=1 | R=0 |        |    9
 +
                          | M=0 | M=0 | M=1 | M=1 |        |
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  =  |  =  |  =  |  =  |        |
 +
                      1(W) | R=0 | R=0 | R=1 | R=0 |        |    10
 +
                          | M=0 | M=0 | M=1 | M=1 |        |
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  2  |  =  |  =  |  =  |        |   
 +
                      2(R) | R=1 | R=0 | R=1 | R=0 |  x    |    11
 +
                          | M=0 | M=0 | M=1 | M=1 |        |
 +
                          +-----+-----+-----+-----+--------+          +-------------+
 +
                          |  =  |  =  |  =  |  =  |        |          | El bit R se |
 +
                      3(W) | R=1 | R=1 | R=1 | R=0 |        |    12 <--| pone a 0    |
 +
                          | M=0 | M=1 | M=1 | M=1 |        |          +-------------+
 +
                          +-----+-----+-----+-----+--------+
 +
                          |  =  |  =  |  =  |  =  |        |
 +
                      4(R) | R=0 | R=0 | R=0 | R=1 |        |    13
 +
                          | M=0 | M=1 | M=1 | M=1 |        |
 +
                          +-----+-----+-----+-----+--------+
  
 
[[Criterios_de_reemplazo|Volver]]
 
[[Criterios_de_reemplazo|Volver]]
 
 
El acceso 10 no debería de ser fallo, no?
 
Y el acceso 11 podria elegir el marco 1 y quitar la pagina 5?? Es que de esa forma también bajaría la tasa de fallos a 6/13... Con los bits R y M no sabes que la página 5 llego despues de la 3...
 
Alguien responde?? --[[Usuario:Lcarlosp|Lcarlosp]] 11:54 6 jun 2011 (UTC)
 
 
[[Usuario:Lcarlosp|Lcarlosp]] Efectivamente en el acceso 10 no debería ser fallo, ¿alguien en contra? y lo del acceso 11 depende del criterio que se siga en caso de empate, parece ser que en este caso es criterio por orden de carga FIFO. --[[Usuario:Robertomartin|Robertomartin]] 15:59 6 jun 2011 (UTC)
 
 
<[[Usuario:PCamino|pablo]]> Creo humildemente que eso está equivocado. El contenido final me sale igual: 3 (01), 2 (00), 1 (01), 4 (11), pero el MR es 7/13 (xvxxvvxxvvxxv)
 
 
<[[Usuario:alberto|alberto]]> En el acceso 7 , porque al meter 4, tanto R como M pasan a 1 directamente , no sería 10  ?
 
 
En el acceso 7, al meter el 4 si observas es de W, por lo que ambos valores R y M tienen que ir a 1 1 directamente y no 1 0.--[[Usuario:Luiferest|Luiferest]] 15:22 7 jun 2011 (UTC)
 
 
--[[Usuario:JDomingo|J. Domingo]] 19:33 13 jun 2011 (UTC) Efectivamente el acceso 10 no debe ser fallo, de hecho en el mismo ejemplo se ve que no cambia ningun marco. Lo corrijo (¡si está equivocado vuelvan a editar!). A mi me sale igual que en el ejemplo, escogiendo FIFO como politica de desempate.
 
 
 
--[[Usuario:Jesgonper1|J.Daniel]] 19:13 17 Dic 2011 En el acceso nº 12. ¿Alguien sabe porqué cambia el marco 5 por la 3, no debería de quitar el marco 1 ?
 
 
<[[Usuario:antmorzam|Antonio Moreno]]> Como dice en teoría, para elegir la página víctima hay que iterar por los marcos y elegir la página según los valores de R y M:
 
 
1º R=0, M=0
 
 
2º R=0, M=1
 
 
3º R=1, M=0
 
 
4º R=1, M=1
 
 
Por eso se elige el 5 que es 00.
 
Debes tener claro que antes hay que mirar R y M y si hay empate, usas FIFO (en este caso).
 

Revisión actual del 18:27 16 dic 2017

Solución:

                             nº fallos de página     6
 Tasa de fallos de página = --------------------- = ---- = 0,4615
                             nº accesos a páginas    13

La lista de páginas a la que se acceden son las siguientes: 2(R)--2(W)--3(R)--1(R)--1(W)--3(R)--4(W)--5(R)--1(R)--1(W)--2(R)--3(W)--4(R)

Criterio NRU (Not Recently Used): Ofrece dos bits para cada página:

  • Bit R: Se pone a 1 si la página ha sido usada (tanto para lectura como para escritura).
  • Bit M: Se pone a 1 si la página es modificada (escritura).

En resumen, el bit R se pondrá a 1 ante cualquier tipo de acceso, y el bit M se pondrá a 1 sólo ante eventos de escritura. Para seleccionar la página víctima iteramos sobre los marcos cargados en memoria (comenzando por el primero de ellos) buscando el que cumpla lo siguiente, en este orden:

  • R=0, M=0
  • R=0, M=1
  • R=1, M=0
  • R=1, M=1

Periódicamente se pone a cero el bit R.

                    Acceso                          Fallo 
                      a    Marco Marco Marco Marco   de
                    página   1     2     3     4    página    Tiempo
                          +-----+-----+-----+-----+--------+
                          |  2  |     |     |     |        |      
                     2(R) | R=1 |     |     |     |   x    |    1
                          | M=0 |     |     |     |        |
                          +-----+-----+-----+-----+--------+              Puesta a cero (R) cada 4 acceso.
                          |  =  |     |     |     |        |    
                     2(W) | R=1 |     |     |     |        |    2
                          | M=1 |     |     |     |        |
                          +-----+-----+-----+-----+--------+
                          |  =  |  3  |     |     |        |    
                     3(R) | R=1 | R=1 |     |     |   x    |    3
                          | M=1 | M=0 |     |     |        |
                          +-----+-----+-----+-----+--------+          +-------------+
                          |  =  |  =  |  1  |     |        |          | El bit R se |
                     1(R) | R=1 | R=1 | R=1 |     |   x    |    4  <--| pone a 0    |
                          | M=1 | M=0 | M=0 |     |        |          +-------------+	
                          +-----+-----+-----+-----+--------+
                          |  =  |  =  |  =  |     |        |    
                     1(W) | R=0 | R=0 | R=1 |     |        |    5
                          | M=1 | M=0 | M=1 |     |        |
                          +-----+-----+-----+-----+--------+
                          |  =  |  =  |  =  |     |        |    
                     3(R) | R=0 | R=1 | R=1 |     |        |    6
                          | M=1 | M=0 | M=1 |     |        |
                          +-----+-----+-----+-----+--------+
                          |  =  |  =  |  =  |  4  |        |
                     4(W) | R=0 | R=1 | R=1 | R=1 |   x    |    7
                          | M=1 | M=0 | M=1 | M=1 |        |
                          +-----+-----+-----+-----+--------+          +-------------+
                          |  5  |  =  |  =  |  =  |        |          | El bit R se |
                     5(R) | R=1 | R=1 | R=1 | R=1 |   x    |    8  <--| pone a 0    |
                          | M=0 | M=0 | M=1 | M=1 |        |          +-------------+
                          +-----+-----+-----+-----+--------+
                          |  =  |  =  |  =  |  =  |        |     
                     1(R) | R=0 | R=0 | R=1 | R=0 |        |    9
                          | M=0 | M=0 | M=1 | M=1 |        |
                          +-----+-----+-----+-----+--------+
                          |  =  |  =  |  =  |  =  |        |
                     1(W) | R=0 | R=0 | R=1 | R=0 |        |    10
                          | M=0 | M=0 | M=1 | M=1 |        |
                          +-----+-----+-----+-----+--------+
                          |  2  |  =  |  =  |  =  |        |    
                     2(R) | R=1 | R=0 | R=1 | R=0 |   x    |    11
                          | M=0 | M=0 | M=1 | M=1 |        |
                          +-----+-----+-----+-----+--------+          +-------------+
                          |  =  |  =  |  =  |  =  |        |          | El bit R se |
                     3(W) | R=1 | R=1 | R=1 | R=0 |        |    12 <--| pone a 0    |
                          | M=0 | M=1 | M=1 | M=1 |        |          +-------------+
                          +-----+-----+-----+-----+--------+
                          |  =  |  =  |  =  |  =  |        |
                     4(R) | R=0 | R=0 | R=0 | R=1 |        |    13
                          | M=0 | M=1 | M=1 | M=1 |        |
                          +-----+-----+-----+-----+--------+

Volver